MD223D在同種處理器上集變為的兩只飛速的11十位數模改換器(DAC)。每種DAC融合其屬于自己的22:11(個通暢的2:1)輸送多路多路復用技術器。的兩只DAC的抽樣率其中必須要 滿足3.2 Gsps。DAC的養成輸送必須要 在平常維持模型英文(比較首先個奈奎斯特中k線)或折回到零模型英文(比較首先、第2和然后個奈奎斯特中k線)實際操作相互實行決定。整合可決定的濾波器,必須要 可以有效地生成從電流到然后奈奎斯特中k線的寬度帶4g信號。差成績篇幅長短據輸送插孔為LVDS、LVPECL和CML兼容。之前每種DAC的22對差成績據輸送被多路多路復用技術到2倍的快慢,每種DAC的個飛速的參數統計位被鎖存和代碼以能夠DAC輸送級。每種DAC具50 W輸送方向銷售終端,可給出互補式輸送。給出除4石英鐘的LVDS輸送和抽樣相位決定(SEL1和SEL2),以簡易相比較輸送參數統計的抽樣相位的立在。比較必須要 眾多此次MD223D的平臺app,給出半個家恢復功能表,以在同種抽樣時期無法因此MD223D。
中文版
DACADC集成電路芯片